4.14 RS型指令中，64种操作需占用操作码字段（OP）6位，16个通用寄存器
需占用4位，剩余地址码部分22位，故RS型指令的最大存储空间是32+22=54 位。
4.15 清除R2可采用下面任意一条指令：
指令 功能说明
（1）ADD R0，R0，R2 R2 （R0）+（R0） （2）SUB R2，R2，R2 R2 （R2）-（R2） （3）ADD R0，imm（0），R2 imm（0）为立即数0， R2 （R0）+0 4.16
①. 对。 ②. 错。选用使用频度高的一些简单指令以及很有用但不复杂的指令。 ③. 错。只是相对CISC机要简单一些。 ④. 错。有乘、除指令和浮点运算指令。
4.17 参见书P159。
5.1
①. 见书P166 ②. 见书P169 ③. 见书P169 ④. 见书P169 ⑤. 见书P169 ⑥. 见书P171 ⑦. 见书P171 ⑧. 见书P171 ⑨. 见书P191 ⑩. 见书P191 5.2
①. 控制器
②. 栈顶指示器 ③. 指令寄存器 ④. 指令计数器 ⑤. 水平、垂直 ⑥. 水平、垂直
⑦. 控制存储器 EPROM ⑧. 同步控制
⑨. 组合逻辑控制器
⑩. 200ns 延长机器周期或局部控制 5.3
①. 通用寄存器 ②. AX或AL
③. 状态寄存器中的ZF ④. 状态寄存器中的OF ⑤. CX ⑥. IP ⑦. SP ⑧. IR
⑨. 指令译码器 ⑩. AC
5.4 参见书P165~168
5.5 参见书P189
5.6 数据通路如下图所示。其中，PC为程序计数器，本身具有加1的功能。各
部件可通过单总线相互连接起来，数据传送方向由箭头表示。
5.7 指令周期流程图如下所示：
5.8 节拍脉冲T1，T2，T3的宽度实际上等于时钟脉冲的周期或是它的倍数。由
此，T1=T3=20ns，T2=40ns,所以主脉冲源的频率应为f=1/T1=50MHZ.
根据时序信号关系，T1，T2，T3三个节拍脉冲的逻辑表达式如下： T1=C1C2 T2=C2 T3=C1
T1用与门实现，T2和T3则用C2的Q端和C1的Q端加非门实现，其目的在于保持信号输出延迟时间的一致性并与环形脉冲发生器隔离。 时序产生器逻辑图如下图所示：
5.9 采用循环移位寄存器形式。当总清信号CLR使触发器C4置“1”时，门3
打开。第一个正脉冲φ通过3使触发器 C1-C3清“0”。由于时钟源输出10MHz（脉冲宽度100ns），经过半个主脉冲周期（50ns）的延迟，触发器C4由“1”状态翻到“0”状态，再经过半个主脉冲周期的延迟，第二正脉冲的上升沿作移位信号，使触发器C1-C3变为“100”状态，此后第二个φ，第三个φ连续通过门2成移位信号，相继变为“110”，“111”状态。
当C3变为“1”状态时（对应第4个正脉冲），其状态反映到C4的D端，因而在第4个正脉冲下沿将C4置“1”，门3复又打开，第5个正脉冲通过门3又形成清“0”脉冲，将C1—C3清零，于是下一个循环再度开始。 T1—T4是四个输出节拍脉冲。根据已知条件，其译码逻辑表达式为：
T1=C1C2 T2=C2C3 T3=C3 T4=C1
这四个脉冲是等间隔宽度的脉冲，每个脉冲宽度为16.7ns。 时序产生器逻辑图如下图所示：