计算机组成原理答案-白中英 下载本文

余数 0.11000

故 [x÷y]原=1.11000 即 x÷y= -0.11000B 余数为 0.11000B×

9. 设阶为5位(包括2位阶符), 尾数为8位(包括2位数符), 阶码、尾数均用补码表示, 完成下列取值的[X+Y],[X-Y]运算:

(1)X=×0.100101 Y=×(-0.011110) (2)X=×(-0.010110) Y=×(0.010110) 解:(1)将y规格化得:y=×(-0.111100)

[x]浮=1101,00.100101 [y]浮=1101,11.000100 [-y]浮=1101,00.111100

① 对阶

[ΔE]补=[Ex]补+[-Ey]补=1101+0011=0000 ∴ Ex=Ey ② 尾数相加

相加 相减 00.100101 00.100101 + 11.000100 + 00.111100 ------------ -------------- 11.101001 01.100001 [x+y]浮=1101,11.101001 左规 [x+y]浮=1100,11.010010 ∴ x+y=×(-0.101110)

[x-y]浮=1101,01.100001 右规 [x-y]浮=1110,00.1100001 舍入处理得 [x-y]浮=1110,00.110001 ∴ x-y=×0.110001

(2) [x]浮=1011,11.101010 [y]浮=1100,00.010110 [-y]浮=1100,11.101010

① 对阶

[ΔE]补=[Ex]补+[-Ey]补=1011+0100=1111 ∴ △E= -1 [x]浮=1100,11.110101(0) ② 尾数相加

相加 相减 11.110101(0) 11.110101(0) + 00.010110 + 11.101010 -------------- ------------------ 00.001011(0) 11.011111(0) [x+y]浮=1100,00.001011(0) 左规 [x+y]浮=1010,00.1011000 ∴ x+y=×0.1011B

[x-y]浮=1100,11.011111(0) ∴ x-y=×(-0.100001B)

13. 某加法器进位链小组信号为C4C3C2C1 ,低位来的信号为C0 ,请分别按下述两种方式写出C4C3C2C1的逻辑表达式。

(1) 串行进位方式 (2) 并行进位方式 解 :(1)串行进位方式:

C1 = G1 + P1 C0 其中: G1 = A1 B1 , P1 = A1⊕B1 C2 = G2 + P2 C1 G2 = A2 B2 , P2 = A2⊕B2 C3 = G3 + P3 C2 G3 = A3 B3 , P3 = A3⊕B3 C4 = G4 + P4 C3 G4 = A4 B4 , P4 = A4⊕B4 (2) 并行进位方式:

C1 = G1 + P1 C0

C2 = G2 + P2 G1 + P2 P1 C0

C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0

C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2 G1 + P4 P3 P2 P1 C0 其中 G1-G4 ,P1-P4 表达式与串行进位方式相同。

14. 某机字长16位,使用四片74181组成ALU,设最低位序标注为0位,要求:

(1)写出第5位的进位信号C6的逻辑表达式; (2)估算产生C6所需的最长时间; (3)估算最长的求和时间。

解:(1) 组成最低四位的74181进位输出为:C4=G+P C0 ,C0为向第0位的进位

其中:G=y3+x3y2+x2x3y1+x1x2x3y0, P=x0x1x2x3 所以 :C5=y4+x4C4

C6=y5+x5C5=y5+x5y4+x5x4C4

(2)设标准门延迟时间为T,\与或非\门延迟时间为1.5T,则进位信号C0由最低位传送至C6需经一个反相器,两级\与或非\门,故产生C6的最长延迟时间为:

T+2×1.5T=4T

(3)最长求和时间应从施加操作数到ALU算起:第一片74181有3级\与或非\门(产生控制参数x0,y0Cn+4),第二、第三片74181共2级反相器和2级\与或非\门(进位链),第四片74181求和逻辑(1级\与或非\门和1级半加器,其延迟时间为3T),故总的加法时间为:

T=3×1.5T+2T+2×1.5T+1.5T+1.5T+3T=14T

17.设A,B,C是三个16位的通用寄存器,请设计一个16位定点补码运算器,能实现下述功能:

(1) A±B→A

(2) B×C→A, C(高位积在寄存器A中) (3) A÷B→C(商在寄存器C中)

解:设计能完成加、减、乘、除运算的16位定点补码运算器框图。 分析各寄存器作用:

加 减 乘 除

A 被加数→和 同左 初始为0 被除数→余数 部分积→乘积(H) 除数 B 加数 同左 被乘数

C -- -- 乘数→乘积(L) 商

∴ A:累加器(16位),具有输入、输出、累加功能及双向移位功能; B:数据寄存器(16位),具有输入、输出功能; C:乘商寄存器(16位),具有输入、输出功能及双向移位 画出框图:

第三章答案

1.有一个具有20位地址和32位字长的存储器,问: (1) 该存储器能存储多少个字节的信息?

(2) 如果存储器由512K×8位SRAM芯片组成,需要多少芯片? (3) 需要多少位地址作芯片选择?

解:(1)∵ 220= 1M, ∴ 该存储器能存储的信息为:1M×32/8=4MB (2)(1000/512)×(32/8)= 8(片) (3) 需要1位地址作为芯片选择。

2. 已知某64位机主存采用半导体存储器,其地址码为26位,若使用

256K×16位的DRAM芯片组成该机所允许的最大主存空间,并选用模块板结构形式,问: