期末考试复习
单项选择题1. 运算器的主要功能是进行_ __ 。
A、逻辑运算 B、算术运算 C、逻辑运算与算术运算 D、初等函数的运算 2. 若定点整数64位，含1位符号位，补码表示，则所能表示的绝对值最大负数为（ ）。
A、-264 B、-（264-1） C、-263 D、-（263-1） 3. 有关算术右移中，说法正确的是_ __。 A．数据右移1位，数据最高位用0补充
B．数据右移1位，数据最高位用原最低位补充 C．数据右移1位，数据最高位用符号位补充 D．数据右移1位，数据最高位用1补充 4. 堆栈指针SP寄存器中的内容是_ __。
A．栈顶单元内容 B．栈顶单元地址 C．栈底单元内容 D．栈底单元地址
5. 设形式地址为D，基址寄存器为X，变址寄存器为Y，（X）表示基址寄存器X的内容，基址变址寻址方式的有效地址可表示为_ __。
A．EA=（X）+（Y）+D B．EA=（X+Y）+（D）
C．EA=（（X）+(Y)+D） D．EA=（（X+Y）+（D）） 6. 寄存器间接寻址方式中，操作数处在______中。
A.通用寄存器 B.主存单元 C.程序计数器 D.堆栈
7. 存储周期是指__ _。
A．存储器的读出时间 B．存储器的写入时间
C．存储器进行连续读或写操作所允许的最短时间间隔 D．存储器进行连续写或写操作所需的最长时间间隔 8. 在下列存储器中，_ __可以作为主存储器。
A.半导体SRAM存储器 B.EPROM C.PROM D.半导体DRAM存储器 9. 微程序控制器中，机器指令与微指令的关系是_ __。 A、每一条机器指令由一段微指令编写的微程序来解释执行 B、每一条机器指令由一条微指令来执行
C、 每一条机器指令组成的程序可由一条微指令来执行 D、 一条微指令由若干条机器指令组成
10. 主存储器和CPU之间增加cache的目的是______。
第1页 共6页
_____________ ________
A、扩大主存贮器的容量
B、解决CPU和主存之间的速度匹配问题 C、扩大CPU中通用寄存器的数量
D、既扩大主存的容量，又扩大CPU通用寄存器的数量 11. 在流水机器中，控制相关是指_ __。
A、资源使用冲突 B、由转移指令引起的相关 C、先写后读 D、先读后写 12. 系统总线中地址线的功能是______。
A、选择主存单元地址 B、选择进行信息传输的设备
C、选择外存地址 D、指定主存和I/O设备接口电路的地址 13. 相联存贮器是按______进行寻址的存贮器。
A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定与堆栈 14. 下面描述的RISC机器基本概念中不正确的句子是______。
A.RISC机器不一定是流水CPU B.RISC机器一定是流水CPU C.RISC机器有复杂的指令系统 D.CPU配置很少的通用寄存器
15. 主机、外设不能并行工作的方式是_ __。
A．程序查询方式 B．中断方式 C．DMA方式 D．通道方式 一、 填空题(每空1分，共10分)
1. 若[X]补=11010011，则X的十进制数真值是______。 2. (-4)10 用四位反码表示为 。
3. 在一个32位总线中，时钟频率为20MHZ，总线数据的传输周期为5个时钟传输4个字的数据块，总线数据的传输速率为_______。
4. 微指令分成水平型微指令和垂直型微指令，________ 型微指令可同时执行若干个微操作。
5. 假定对字符码ll00101做偶校验，没有数据错误，偶校验的字符码是 。 6. 存储器模块采用多体交叉编址方式:同一模块内的地址都是 。 7. DMA技术的出现，可以通过DMA控制器使得___ ___ 与__ ____之间可以进行直接访问。
8. 在典型的PCI总线中“北桥”是指___ ___桥，“南桥”是指__ ___桥。 二、 计算题
1. 假设X= - 0.1011，Y= 0.0111，采用双符号位法,计算X-Y=？同时指出是否发生“溢
第2页 共6页
出”？上溢出还是下溢出？
2. 已知x=21×0.1101, y=23×(-0.1010), 两数均以补码表示，阶码、尾数均采用双符号位。阶码的数值部分用两位表示、尾数的数值部分用五位表示，其中包含一位隐藏数值位，朝＋∞舍入。 求x+y=?
3. 16K×8位(＝128×128×8位) DRAM芯片，设存储器的读/写周期为0.5μs，CPU在1μs内至少要访问一次。（1）若采用集中刷新，刷新周期最短是多长时间？（2）若采用异步刷新，刷新周期是2 ms，每隔多长时间对芯片刷新一行？（3）若采用分散式刷新，刷新周期是多长时间？
4. 磁盘组有10片磁盘，每片有两个记录面，最上最下两个面不用，存储区域内径22cm，外径33cm，道密度为40道/cm，内层位密度400位/cm，转速3600转/分。问：（1）共有多少个柱面？(2)盘组总存储容量是多少？(3)数据传输率是多少？
三、 某计算机部分的指令助记符和指令格式如下图所示，设机器字长为8位，rs代
表源寄存器，rd代表目标寄存器。（1）分析下面指令格式的特点；（2）写出指令MOV R1,R3和 INC R3 的机器指令代码。
四、 有一个cache－主存存储层次。Cache为4个块。采用组相联映像，组内块数为
2块，替换算法为近期最少使用法（LRU）。
1) 如下表所示，主存块地址流的访问顺序是：4，1，2，4，3，7，0，0，4，7， cache初始时为空，请列出cache 中各块随时间的使用情况；
2) 指出访问主存块地址时cache失效又发生争用（即替换）的访问顺序； 3) 求出这段访问期间cache的命中率。
访问顺序 主存块地址 Cache 1 4 2 1 3 2 4 4 5 3 6 7 7 0 8 0 9 4 10 7 组 号 0 第3页 共6页
块 地 址 组 1 组 访问情况
五、 某计算机CPU的模型如下图所示， （1）用方框图语言表示如下三条指令的指令周期： MOV R2,R1 (R1中的数送入R2)
LAD R3,5 (把数据CACHE 地址5中的数据送入R3)。 ADD R2,R3 (R2与R3中的数相加，结果送入R2)
（2）用文字表述LAD指令的执行周期CPU所执行的动作。
CPU的模型图
六、 流水线结构分为4个段，即取指(IF)段、 译码(ID)段、执行(EX)段和写回(WE)
段。IF，ID，WE 段只需1个时钟周期完成。EX段有多个功能部件，其中LOAD/STORE部件完成数据cache访问，只需一个时钟周期；逻辑运算和减法运算完成需2个时钟周期，乘法运算需3个时钟周期，它们都已流水化。 IE段有内部数据定向传送，结果生成即可使用。 现有如下4条指令序列，
? I1 LAD R0，A ；M(A)->R0，M(A)是存储器单元 ? I2 SUB R1，R0 ； (R1) + (R0)->R0
第4页 共6页
? I3 SHR R0，R2 ；R0的内容逻辑右移R2次再送入R0 ? I4 MUL R2，R3 ；(R2)×(R3)->R2 （1）请写出指令流水线的时空图； （2）请写出指令的相关性。 七、 设有一台计算机的指令系统共有10条指令，他们的使用频率分别为：0.19,
0.12, 0.10, 0.13, 0.17, 0.03, 0.02, 0.15, 0.08, 0.01。 （1） 用霍夫曼编码设计这10条指令的操作码，并计算操作码的平均长度；
（2） 设计两种编码长度，且平均长度不超过3.2位的等长扩展操作码，并计算操
作码平均长；
（3） 若操作码为固定长度编码，需要多少位？其后继产品需要增加18条指令，并
与原来指令保持兼容，操作码应该扩展到多少位？ 基本模型机CPU的数据通路结构图下所示，(1)画出下面三条机器指令的微程序流程图。(2) 如果R0和R1寄存器的初始值分别为22H和66H，存储器地址为0AH单元中存放的数据为35H，写出下面三条指令运行后LED数码管显示的数据。 用方框图语言表示如下三条指令的指令周期： 用文字表述MOV指令的执行周期CPU所执行的动作 MOV R0,R1 ；(R0)→R1
ADD [0AH],R0 ；(R0)+[0AH]→R0 OUT 10,R0 ；(R0)→LED
第5页 共6页
第6页 共6页