6.19利用两片74LS161构成同步24进制加法计数器，要求采用两种不同的方法。 6.20利用两片74LS90构成8421BCD码的异步24进制加法计数器，并比较它与上题中的24进制加法计数器之间输出状态的差别。
6.21分析习题6.21图中所示电路。画出它的状态转换图，并说明它是几进制计数器。
习题6.21图
6.22分析习题6.22图中所示电路。画出它的状态转换图，说明它是几进制计数器。比较习题6.22图与习题6.21图中所示电路，两者有何不同？
习题6.22图
6.23分析习题6.23图中所示电路，（1）数据输出端（Q端）由高位到低位依次排列的顺序如何？（2）画出状态转换图，分析该电路构成几进制计数器。（3）该电路输出一组何种权的BCD码？（4）若将该计数器的输出端按QHQGQFQE 的顺序接到8421BCD码的译码显示电路中，在CP作用下依次显示的十进制数是多少？
QE QF QG QH CP A
CPB 74LS90 计数脉冲CP
R0(1) R0(2) S9(1) S9(2)
习题6.23图
- 49 -
解答
6.1 它在每个时钟脉冲之后的状态是：010100111100，00010011110，000101001111，000010100111，100001010011，110000101001，111000010100，011100001010，001110000101，000111000010，100011100001，110001110000 6.2
Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q7
CP
Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 >CP S0 >CP S0 74LS194 S 1 DSR 74LS194 S1 DSR D 右移串RD D0 D1 D2 D3 SL D0 D1 D2 D3 DSLRD 行输入
清零
S1S0 D4 D5 D6 D7 D0 D1 D2 D3
Q8 Q9 Q10 Q11
Q0 Q1 Q2 Q3 >CP S0 74LS194 - 50 - S1 DSR
左移串行输入 D0 D1 D2 D3 DSLRD