第二章 逻辑门电路 下载本文

I2?流入三极管基极的电流

UM?(?EB)0.7?(?6)??0.22mAR230

IB?I1?I2?0.85?0.22?0.63mA

假设T饱和,则IBS为:

IBS?EC10??0.28mAβRC30?1.2

因为IB>IBs,三极管T饱和的假设成立,输出UO=Uces=0.1V。

(2)当UO=UOH时,D3导通,UO被箝在3.3V,故D3有箝位作用,也称箝位二极管。箝位二极管的存在,使输出高电平时,允许有一定的拉电流,即拉电流在一定的范围内变化,输出高电平值不变。

(3)在UO输出高电平时,允许拉电流为

IOLmax?EC?UOH10?3.3??5.58mARC1.2

当超过5.58mA时,UOH将随IL拉的进一步增加而下降。

在Uo输出为低电平时,允许的灌电流IOHmax满足

IOHmax?IRC≤IB?β

即: IOHmax≤

0.63?30?10?10.6mA1.2

(4)A端接+5V,B端悬空时,测B点电位UB必须先确定当UA=5V时,UP点的电

位,这与D1导通有关。若D1导通,UP应为5.7V;若D1不通,UP点电位将和后接的电路有关。

假设D1导通,则UP=5.7V,设T也导通,则UM= 0.7V,于是可求出IR0,IR1,有

IR0?

IR110?5.7?0.91mA4.7 5.7?0.7??1.28mA3.9

由于IR0>IR1,故D1,D2中无电流流过,即二极管D1导通的假设不成立。重新求UP

值,应为

UP?10?0.7?3.9?0.7?4.92V4.7?3.9

当UA =5V时,UP= 4.92V,故这时D1不通的假设成立。用万用表测B点电位时UB

值应为

UB?UP?UD2?4.92?0.7?4.22V

例题2.2 试算出例题2.2图(a)及(b)中A、B、C、D、E、F点的电位。已知UBE=0.7V,T2~T5的UCES=0.3V。

解:例题2.2图(a)输入端全部接高电平(3.6V)时,由于T1管基极最高不能超过2.1V(Ub1= Ubc1+Ube2+Ube5= 0.7V×3 = 2.1V),所以T1所有发射结反偏而截止,这时T1的集

电结正偏导通,T1的基极电流Ib1流向T1的集电结C1并注入到T2的基极。

Ib1?

Ucc?Ub15?2.1??1 mAR13

此时T1处于倒置工作状态,集电极当发射极用,电流放大系数β反很小(β反<0.02),所以Ib2 = IC1=(1+β反)Ib1≈Ib1,由于Ib1较大足以使T2饱和,这时T2的集电极压降为:

UCC (5V)

R1

3kΩ

A T1

B R2 750Ω

R5 100Ω

D T2

E T3

T4

F

T5

C1 3.6V

R1 3kΩ

A T1

B

C R3 360Ω

R4 3kΩ

R2 750Ω

D T2

R5 100Ω T3 E

T4

F

T5

UCC (5V)

C

3.6V

R3 360Ω

R4 3kΩ

0.3V

(a) (b)

例题2.2图

Uc2=Uces2+Ube5≈0.3V+0.7V=1V

这个电压加至T3基极,使T3导通,此时T3射极电位Ue3=Uc2-Ube3=1-0.7≈0.3V,它使T4截止。对于T5管,其基极电流由Ie2提供,而IC5 =IC4≈0,所以T5处深饱和状态,因此输出为逻辑低电平UOL=Uces5 ≈0.3V。电路中各点电位值见例表2.1所示。

例题2.2图(b)输入端有一个接低电平接(0.3V),其余端都接高电平(3.6V)时,T1管中对应接低电平端发射结因正向偏置而导通,则Ub1 = UA + Ube1= 0.3 + 0.7 = 1V,因而T1管的其它发射结均因反偏而截止。由于Ub1 =1V,它不足以使T1的集电结和T2、T5的发射结导通,所以T2、T5截止。此时T2的集电极电位UC2≈UCC=5V,电源UCC经R2向T3提供基流,使T3处于微饱和状态。

例表2.1

例题2.2图(a) 例题2.2图(b) UA UB UC UD UE UF 2.1V 1.0V 1.4V 0.4V 0.7V 0V 1.0V ≈5V 0.3V 4.3V 0.3V 3.6V 由于T3的发射极电位总是低于集电极电位,所以T4集电结总是反向偏置,因此T4工作在放大状态。电路输出高电平为

UOH?UC2?Ube3?Ube4?5?0.7?0.7?3.6V电路中各点电位值见例表2.1所示。

例题2.3 已知例题2.3图所示电路,G1,G2均为TTL与非门,其输出高电平UOH=3.6V,输出低电平UOL=0.3V,最大允许拉电流IOHmax为400μA,最大允许灌电流IOLmax为10mA。三极管工作在开关状态,导通时UBE=0.7V,饱和时Uces=0.3V,?=40。发光二极管导通压降UD=2V,发光时正向电流ID为5~10mA。试问:

(1)G1,G2工作在什么状态时发光二极管可能发光? (2)三极管的集电极电阻Rc的取值范围有多大?

(3)若Rc= 300?,则基极电阻Rb的取值范围有多大?

解:在例题2.3图中半导体三极管作为开关应用。发光二极管经Ec、限流电阻Rc,通过三极管开关及与非门G2输出端形成回路。三极管的开关状态是由与非门G1通过三极管基极

进行控制。电路若要正常工作,必须同时满足发光二极管D,与非门G1,G2和三极管各自的电流电压关系。因此,解题时必须综合考虑。

+EC(+5V)

解题重点是决定两个电路元件Rb与Rc的 取值范围。也就是说,求解出Rb与Rc的值, Rc 既要满足三极管的工作状态,又要满足TTL

D 与非门的输出特性,同时还要使发光二极管

G1 在规定电流范围内可靠地工作。 Rb & T (1) 发光二极管可能发光的条件,应是

P 与非门G1输出高电平(UOH=3.6V),G2输出低 电平(UOL=0.3V),而使三极管开关闭合(三

& G2 极管处于饱和状态UBE>0,且IB>IBS),电源 Ec通过Rc加至发光二极管D上,使其导通。此 时,从电源Ec到与非门G2输出端(低电平)之

例题2.3图 间形成电流通路。若这一电流大于5mA而又小

于最大允许灌电流10mA,则发光二极管就能发 光,并处于正常的工作状态。

(2)设三极管处于饱和状态,按发光二极管D的电流要求及与非门G2最大允许灌电流的限制,可求出Rc的取值范围为:

EC?UD?Uces?UOLEC?UD?Uces?UOLIOLmaxIDmin≤RC≤

代入给定数据后求得240Ω≤RC≤480Ω。

(3)Rb的选择要保证三极管导通时进入饱和状态,即IB>IBS,且IB必须小于与非门G1的最大允许拉电流IOH。因此,Rb的取值范围为:

UOH?UBE?UOLUOH?UBE?UOLIOHmaxIBS≤Rb≤ IBS?式中

Ec?UD?UCES?UOLβRc

GP & G1 & 代人给定数据后求得6.5kΩ≤RB≤13kΩ。

例题2.4 TTL与非门CT3000芯片接成例题2.4图 所示的电路。已知门电路的参数

Gn IOH/IOL=1.0mA/- 20mA

& IIH/IIL = 50?A/-1.43mA 试求 (1) 门P的扇出系数NO应为多少?

例题2.4图 (2) 若将电路中的芯片改为四输入的与非门,参数不变,

此时门P的扇出系数NO应为多少?

解:要求解这类问题时,要对门P输出高电平和低电平时的情况都进行讨论,然后取两个数中一个较小的作为门的扇出系数。

IIH称为输入高电平时的漏电流,若与非门的入端有多个输入端并联在一起,则入端加高电平时流入门的总的漏电流应为这多个输入端漏电流的总和,有几个入端并联,IIH就应扩大几倍。

IIL称为输入低电平时的电流。IIL的大小和门输入端并接的数量无关。当UI=UIL时,

UB1被箝位在UIL+UBE,设UIL=0.3V,UBE=0.7V,则UB1=0.3+0.7= 1.0V。电阻R1上流过的电流

IR1?Ucc?UB15?1.0??1.43mAR12.8

若输入UIL只和一个输入端相接,则IIL等于IR1,若UIL和二个或多个输入端相接,流

过T1管各发射极的电流总和也只有IR1的大小。由此可知,IIL大小和门的入端并联数量无关。

下面结合本题的具体内容进行讨论。

(1)当门P输出为低电平时,后接的每个门都有IIL流出,则可带的门数NO1满足式

NO1?IIL≤IOL

IOL20??14I1.43即 NO1≤IL

当门P输出为高电平时,后接的每个门流入的电流为2IIH 则可带的门数NO2满足式

NO2?2IIH≤IOH

IOH1.0??102?I2?0.05IH即 NO2≤

因此NO应选取{NO1,NO2}min,即 NO=10

(2)若将电路中的芯片改为四输入的与非门,参数不变,计算方法同上,可分别求得

IOLIOH201.0??14??5I1.434?I4?0.05IHNO1≤IL, NO2≤

因此,当门的输入端为4,门P的扇出系数NO为5。

例题2.5 TTL TS门电路组成如例题2.5图(a) ~ (c)所示电路。

& G1 A G1 G1 B G2 G2 EN UO1 UO1 Y3 & =1 A A

Y Y 12 EN EN & G2 A C C B EN B B C (a) (b) (c)

例题2.5图

(1)写出函数Y1、Y2、Y3的逻辑表达式。

(2)若已知A、B、C的波形如例题2.5图(d)所示,分别画出Y1、Y2、Y3的波形。 解:TTL TS门电路的输出有三种可能的状态,分别为高电平、低电平和高阻态。输出是否高阻态取决于使能端所加的信号。按电路结构不同,使能端可以是高电平使能,也可以是低电平使能。通常逻辑符号中使能端上有小圈的

A

(如例题2.5图(b)电路中的门1),是低电平使 能,没有小圈的(如例题2.5图(a)电路中的门

B

1) 是高电平使能。使能表示此芯片能正常工作, 输出就不会是高阻状态,而是由门的入端信号决

C

定其输出是高电平,还是低电平。

例题2.5图(d)