FPGA高速串行收发器,GTP,GTX - 图文 下载本文

表10-5 Rocket I/O模块控制信号简要说明列表

10.3.4 Rocket I/O的时钟设计方案

Virtex 2 Pro FPGA内嵌的Rocket I/O模块支持全速率(Full Rate)和半速率(Half Rate)两种数据传输速率,前者将外部参考时钟倍频20倍,单周期传输20比特数据,数据速率为

1.0Gbps~3.125Gbps;后者将外部参考时钟倍频10倍,单周期传输10比特数据,数据速率为0.5 Gbps~1Gbps。

1.Rocket I/O的时钟简介

每个Rocket I/O的收发器具备8个时钟输入,按照功能可以分为3类:

1)外部输入时钟

REFCLK、REFCLK2、BREFCLK以及BREFCLK2都是由外部时钟源提供的差分参考时钟,但只有一个时钟能驱动Rocket I/O模块,通过REFCLKSET信号来选择,其组成结构如图10-14所示。

图10-14 外部差分时钟的内部选择结构示意图

当数据速率高于2.5Gbps时,必须选择BREFCLK(BREFCLK2)作为参考时钟;在其它情况下可任意挑选。BREFCLK(BREFCLK2)要求低抖动的时钟源,用来驱动串/并、并/串以及DCM模块的时钟输入。

2)接口时钟

接收时钟包括TXUSRCLK2和RXUSRCLK2,主要用于控制Rocket I/O和FPGA的接口逻辑,包括缓冲器和数据交换器,由DCM模块提供。

3)内部时钟

内部时钟包括TXUSRCLK和RXUSRCLK,主要用于Rocket I/O模块发送、接收缓冲器数据的处理和

时钟修正,一般由DCM模块提供,可以利用外部参考时钟。

Rocket I/O的速度等级由SERDES_10B选择,若SERDES_10B = FALSE,则为全速率数据传输;否则为半速率数据传输。此外,TXUSRCLK2和RXUSRCLK2控制着Rocket I/O和FPGA的交互接口,当数据位宽不同时,其与TXUSRCLK和RXUSRCLK的频率值比值也是不同的,如表10-6所示,默认情况下TXUSRCLK2=TXUSRCLK,即支持两字节数据传输。

表10-6 数据位宽和TXUSRCLK/RXUSRCLK列表

2.全速率的时钟方案

全速率模式下,需要将SERDES_10B设为FALSE,REFCLK时钟的倍频倍数为20倍。

1)单字节位宽全速率的时钟方案

单字节位宽全速率方案中,TXUSRCLK2和RXUSRCLK2的频率是TXUSRCLK和RXUSRCLK的2倍,相位差180度。REFCLK、TXUSRCLK和RXUSRCLK的时钟频率为40MHZ~85MHz,相应的TXUSRCLK2和RXUSRCLK2的时钟频率为80MHz~170MHz,时钟提供方案如图10-15所示。

图10-15 单字节位宽全速率时钟解决方案示意图

2)双字节位宽全速率的时钟方案

双字节位宽全速率方案中,TXUSRCLK2和RXUSRCLK2的频率和TXUSRCLK和RXUSRCLK的频率相等,无相位差。REFCLK、TXUSRCLK和RXUSRCLK的时钟频率为40MHZ~156.25MHz,TXUSRCLK2和RXUSRCLK2直接由REFCLK经过DCM模块的CLK0信号提供,相应的时钟提供方案如图10-16所示。

图10-16 双字节位宽全速率时钟解决方案示意图

3)四字节位宽全速率的时钟方案

四字节位宽全速率方案中,TXUSRCLK2和RXUSRCLK2的频率是TXUSRCLK和RXUSRCLK的一半。 REFCLK、TXUSRCLK和RXUSRCLK的时钟频率范围为40MHZ~156.25MHz,相应的TXUSRCLK2和RXUSRCLK2的时钟频率范围为280MHz~78.125MHz,相应的时钟提供方案如图10-17所示。

图10-17 四字节位宽全速率时钟解决方案示意图

3.半速率的时钟方案

半速率模式下,需要将SERDES_10B设为TRUE,REFCLK时钟的倍频倍数为10倍。

1)单字节位宽半速率的时钟方案

在该方案中,REFCLK的倍频倍数为10,RXUSRCLK2/TXUSRCLK2=2*RXUSRCLK/

TXUSRCLK=REFCLK,REFCLK、TXUSRCLK以及RXUSRCLK的频率范围为50MHz~ 100MHz,TXUSRCLK2/RXUSRCLK2的时钟频率范围为25MHz~50MHz,相应的时钟解决方案如图10-18所示。

图10-18 单字节位宽半速率时钟解决方案示意图

2)双字节位宽半速率的时钟方案

在该方案中,REFCLK的倍频倍数为10,RXUSRCLK2/TXUSRCLK2=RXUSRCLK/

TXUSRCLK=REFCLK/2,REFCLK、TXUSRCLK、RXUSRCLK以及TXUSRCLK2、RXUSRCLK2的时钟频率范围为25MHz~50MHz,相应的时钟解决方案如图10-19所示。

图10-19 双字节位宽半速率时钟解决方案示意图

3)四字节位宽半速率的时钟方案

在该方案中,REFCLK的倍频倍数为10,2*RXUSRCLK2/2*TXUSRCLK2 =RXUSRCLK/

TXUSRCLK=REFCLK/2,REFCLK的时钟频率范围为50MHz~100MHz、TXUSRCLK和RXUSRCLK的时钟频率范围为25MHz~50MHz,TXUSRCLK2和RXUSRCLK2的时钟频率范围为12.5MHz~25MHz,相应的时钟解决方案如图10-20所示。

图10-20 四字节位宽半速率时钟解决方案示意图

10.3.5 Rocket I/O的开发要素

1.时钟和数据恢复

1)时钟考虑

Rocket I/O对于参考时钟的要求是较为苛刻的,其精度一般要求在几十个ppm以下。例如EPSON EG-2121CA 2.5V的振荡器可以满足要求,振荡器的供电方案可参考其数据手册。此外,将振荡器的LVPECL输出转化成收发器的LVDS参考时钟,必须利用图10-21所示的参考电路。