第二章逻辑门电路2 下载本文

电路中D3、D4的作用是提高开关速度,当Uo由1跳到0时,经D3、D4提供放电回路,加速Uo的下降速度。R4电阻由接地改为接在Uo上的目的是降低静态功耗,R1电阻取值改为20kΩ也是为了降低电路的功耗。该电路的电阻值比TTL门电路相应的电阻值大,主要目的是降低电路的功耗。实现的是与非的逻辑功能。

电路中二极管采用肖特基二极管,其正向导通压降为,而肖特基三极管的发射极的正偏电压为,集电极的正偏电压为。因此,电路的阈值电压将变为:

UT?UBE2?UBE5?UD=+输出的高低电平值:UOH= UOL=。

输入端的短路电流IIL=

5?0.4?0.23mA 20习题 习题图TTL与非门电路所示的电路中,若在某一输入端与地之间接一电阻R,其余输入端悬空,试问:

⑴保证与非门可靠关闭时的最大电阻即关门电阻ROFF为多大值 ⑵保证与非门可靠开通时的最小电阻即开门电阻RON为多大值 解:若在输入端A与地之间接一电阻Ri,则Ri与地之间的电压Ui为: (1)Ui?Ucc?Ube1?Ri≤UOFF

R1?Ri即

5?0.7?Ri≤ 3?RRi ≤ROFF

700

Ucc?Ube1?Ri≥Uon 即

R1?Ri(2) Ui?5?0.7?Ri≥ 3?R由此可得:

Ri ≥ , 一般选RON=2k

工程计算:

Ucc?Ube1?Ri?UT?1.4V

R1?Ri

得 RON =ROFF

习题 习题图所示电路由TTL与非门组成。设G1~G4门的平均传输延迟时间相同为

30ns,现测得输出端F的振荡频率为,试求G5的平均传输延迟时间tpd5。

G1 & G2 & G3 & G4 & G5 & F

习题图

解:根据F的频率求出F的振荡周期,T=,由于五个与非门输出为原信号的非,所以延迟时间应为T/2≈156ns,则第五个与非门的延迟时间为36ns。

习题 有两个TTL与非门芯片,测得它们的关门电平分别为UOFFA=,UOFFB=;开门电平分别为UONA=,UONB=。它们输出的高电平和低电平相同,试判断哪一个门的抗干扰能力大

解:描述门电路的抗干扰能力的大小通常用噪声容限UN来衡量。通常噪声容限电压UN越大,门电路的抗干扰能力越强。

低电平噪声容限UNL是指在保证输出高电平的前提下,允许叠加在关门电平UOFF上的最大正向干扰电压。

UNL?UOFF?UOL

高电平噪声容限UNH是指在保证输出低电平的前提下,允许叠加在开门电平上的最大负向干扰电压。

UNH?UOH?UON

由于两个门的输出的高电平和低电平相同,而开门电平和关门电平却不相同,因此抗干扰能力是不同的。

低电平噪声容限UNL:

UC UNLA?UOFFA?UOL?1.1?UOL UNLB?UOFFA?UOL?0.9?UOL

可知: UNLA≥UNLB 高电平噪声容限UNH:

C1 A RT1 B RRC 线与 F

C2 T2

UNHA?UOH?UONA?UOH?1.3 UNHB?UOH?UONB?UOH?1.7

可知: UNHA≥ UNHB

综上分析可知:门A的抗干扰能力比门B大。

C1 C2 (a)

& F

(b)

习题图

习题 习题图(a)所示电路中,输出 F与C1和C2之间具有与逻辑关系,称为线与,用 虚线框标注。试写出F与C1和C2之间的电平关 系表、真值表和逻辑式,并画出等效的逻辑图。

解:由电路图可知,当A和B中有一个为高 电平时,设A为高电平,它所对应的三极管T1将 饱和导通,C1为低电平,此时输出F也为低电平。

当A和B中全为低电平时,两个三极管T1 和T2均截止,C1和C2为高电平,此时输出F

习题表 习题表 C1 C2 L L L H F L L C1 C2 0 0 0 1 F 0 0 也为高电平。由此可得出电路的电平关系表如习题表所示

采用正逻辑体制进行描述,高电平用逻辑1来表示,低电平用逻辑0来表示,可得描述电路逻辑关系的真值表如习题表所示。由真值表写出电路的逻辑表达式:

F?C1?C2

电路的等效图如习题图(b)所示。

习题 若要实现习题图中各TTL门电路输出端所示的逻辑功能,各电路的连接是否正确如果不正确,试说明理由。

A B 悬空 & F1=AB

A B

& F2=AB

A B 悬空 ≥1 F3=A+B

A B ≥1 100Ω

(d)

(a)

(b)

Ucc & (c)

A B

F4=A+B

C D

& F5=ABCD

& A B C D ≥1 F6=AB+CD

(e) (f)

习题图

解:本题目涉及TTL门电路的正确使用的问题,解题时主要从以下几个方面来判断: 1. 门电路的多余输入端的处理; 2. 门电路输入负载的要求; 3. 输出端不能直接相接; 4. 带载能力的问题。

(a) 正确; (b) 错误,F=0; (c) 错误,F=0; (d) 正确;

(e) 错误,TTL门电路输出端不能直接并联; (f) 错误,F=0。

习题 习题图(a)所示的电路中,

(b)

E1 E2 ≥1 F

(a)

A T1 E1 线或 RB T2 E2 F

UC RC 输出F与E1和E2之间具有或逻辑关系,称 为线或,用虚线框标注。试写出F与E1和 E2之间的电平关系表、真值表和逻辑式,并

习题表 习题表 E1 E2 L L L H H L F L L L 习题图

E1 E2 0 0 0 1 1 0 F 0 1 1 画出等效的逻辑图。 解:由习题图(a)知,当A和B中有一个为高电平时(设A为高电平),它所对应的三极管T1饱和导通,E1为高电平,此时输出F为高电平。当A和B中全为低电平时,两个三极管T1和T2均截止,E1和E2为低电平,输出F也为低电平。由此可得出电路的电平关系表如习题表所示。