微机原理与接口技术(第四版)课后习题答案 (1) 下载本文

.

mov al,'=' call dispc mov eax,ebx call dispsid call dispcrlf mov eax,offset msg2 call dispmsg call readc cmp al,20h je start exit 0 end start

〔习题4. 31〕

区别如下概念:宏定义、宏调用、宏指令、宏展开、宏汇编。 〔解答〕

宏定义:就是对宏进行说明,由一对宏汇编伪指令MACRO和ENDM来完成。

宏调用:宏定义之后的使用。在使用宏指令的位置写下宏名,后跟实体参数。 宏指令:使用宏时,其形式很像指令,所以称为宏指令。 宏展开:在汇编时,汇编程序用对应的代码序列替代宏指令。 宏汇编:指使用宏的方法进行汇编语言程序设计。 第5章 微机总线 〔习题5.1〕简答题

(1)为什么称处理器的数据总线是双向的?

(2)8086的地址和数据总线为什么要分时复用? (3)具有三态能力的引脚输出高阻意味着什么? (4)总线周期中的等待状态是个什么工作状态? (6)总线数据传输为什么要进行总线仲裁? (7)异步时序为什么可以没有总线时钟信号? 〔解答〕

① 数据总线承担着处理器与存储器、外设之间的数据交换,既可以输入也可以输出,故其是双向的。

② 为减少引脚个数,8086采用了地址总线和数据总线分时复用。即数据总线在不同时刻还具有地址总线的功能。

③ 具有三态能力的引脚当输出呈现高阻状态时,相当于连接了一个阻抗很

.

.

高的外部器件,信号无法正常输出;即放弃对该引脚的控制,与其他部件断开连接。

④ 处理器的运行速度远远快于存储器和I/O端口。处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时,插入一个等待状态Tw。等待状态实际上是一个保持总线信号状态不变的时钟周期。

⑥ 总线上可能连接多个需要控制总线的主设备,需要确定当前需要控制总线的主设备,所以需要总线仲裁。

⑦ 异步时序是由总线握手(Handshake)联络(应答)信号控制,不是由总线时钟控制。故总线时钟信号可有可无。 〔习题5.3〕填空题

(1)某个处理器具有16个地址总线,通常可以用A__________表达最低位地址信号,用A15表达最高地址信号。

(2)8086有3个最基本的读写控制信号,它们是M/IO,__________和__________。

(3)8086预取指令时,在其引脚上将产生__________总线操作;执行指令“MOV AX, [BX]”时,在其引脚上将产生__________总线操作;执行指令“MOV [BX], AX”时,在其引脚上将产生__________总线操作。

(5)8086处理器进行I/O读操作时,其引脚M/IO为低,引脚为__________;ISA总线的__________引脚低有效说明进行I/O读操作。PCI总线用C/BE[3::0]#引脚编码为__________表示I/O读总线周期。

(6)占用总线进行数据传输,一般需要经过总线请求和仲裁、__________、__________和结束4个阶段。 〔解答〕

① 0

② 读,写

③ 存储器读,存储器读,存储器写 ⑤ 低有效,,0010 ⑥ 寻址,数据传送 〔习题5.4〕

处理器有哪4种最基本的总线操作(周期)? 〔解答〕

存储器读、存储器写,I/O读、I/O写。

〔习题5.5〕8086处理器的输入控制信号有RESET,HOLD,NMI和INTR,其含义各是什么?当它们有效时,8086 CPU将出现何种反应?

〔解答〕

RESET:复位输入信号,高电平有效。该引脚有效时,将迫使处理器回到其

.

.

初始状态;转为无效时,CPU重新开始工作。

HOLD:总线请求,是一个高电平有效的输入信号。该引脚有效时,表示其他总线主控设备向处理器申请使用原来由处理器控制的总线。

NMI:不可屏蔽中断请求,是一个利用上升沿有效的输入信号。该引脚信号有效时,表示外界向CPU申请不可屏蔽中断。

INTR:可屏蔽中断请求,是一个高电平有效的输入信号。该引脚信号有效时,表示中断请求设备向处理器申请可屏蔽中断。

〔习题5.6〕区别概念:指令周期、总线周期(机器周期)、时钟周期、T状态。 〔解答〕

指令周期:一条指令从取指、译码到最终执行完成的过程。 总线周期(机器周期):有数据交换的总线操作。

时钟周期:处理器的基本工作节拍,由时钟信号产生,一个高电平和一个低电平为一个周期。

T状态:完成特定操作的一个时钟周期。由于时间上一个T状态等于一个时钟周期,所以常常将两者混为一谈。

〔习题5.7〕总结8086各个T状态的主要功能。

〔解答〕

T1状态:总线周期的第一个时钟周期主要用于输出存储器地址或I/O地址; T2状态:输出读/写控制信号。

T3状态:锁存地址、处理器提供的控制信号和数据在总线上继续维持有效,且T3时钟的前沿(下降沿)对READY引脚进行检测。READY信号有效,进入T4周期。

T4状态:总线周期的最后一个时钟周期,处理器和存储器或I/O端口继续进行数据传送,直到完成,并为下一个总线周期做好准备。

Tw状态:等待状态。处理器在T3前沿发现READY信号无效后,插入Tw。Tw状态的引脚信号延续T3时的状态、维持不变。

〔习题5.8〕请解释8086(最小组态)以下引脚信号的含义:CLK,A19/S6~A16/S3,AD15~AD0,ALE,M/IO,和。默画它们在具有一个等待状态的存储器读总线周期中的波形示意。

〔解答〕

CLK:时钟输入。时钟信号是一个频率稳定的数字信号,其频率就是处理器的工作频率,工作频率的倒数就是时钟周期的时间长度。

A19/S6~A16/S3:地址/状态分时复用引脚,是一组4个具有三态能力的输出信号。这些引脚在访问存储器的第一个时钟周期输出高4位地址A19~A16,

.

.

在访问外设的第一个时钟周期输出低电平无效;其他时间输出状态信号S6~S3。

AD15~AD0:地址/数据分时复用引脚,共16个引脚,用作地址总线时是单向输出信号;用作数据总线时是双向信号,具有三态输出能力。

ALE:地址锁存允许,是一个三态、输出、高电平有效的信号。有效时,表示复用引脚(AD15~AD0和A19/S6~A16/S3)上正在传送地址信号。

M/IO:访问存储器或者I/O,是一个三态输出信号,该引脚高电平时,表示处理器将访问存储器,此时地址总线A19~A0提供20位的存储器物理地址。该引脚低电平时,表示处理器将访问I/O端口,此时地址总线A15~A0提供16位的I/O地址。

:读控制,也是一个三态、输出低电平有效信号。有效时,表示处理器

正在从存储单元或I/O端口读取数据。

:写控制,是一个三态、输出低电平有效信号。有效时,表示处理器正

将数据写到存储单元或I/O端口。 第6章 存储系统 〔习题6.1〕简答题

(1)存储系统为什么不能采用一种存储器件构成? (6)存储器的存取时间和存取周期有什么区别? (9)地址重复是怎么回事? 〔解答〕

① 因为各种存储器件在容量、速度和价格方面存在矛盾。速度快,则单位价格高;容量大,单位价格低,但存取速度慢。故存储系统不能采用一种存储器件。

⑥ 存取时间是指从读/写命令发出,到数据传输操作完成所经历的时间;存取周期表示两次存储器访问所允许的最小时间间隔。存取周期大于等于存取时间。

⑨ 译码电路中只有部分地址线参与译码会造成地址重复,也就是一个存储单元占有多个存储器地址。 〔习题6.3〕填空题

(1)计算机存储容量的基本单位:1 B(Byte)=__________b(bits),1KB=__________B,1MB=__________KB,1GB=__________MB,1TB=__________GB=__________B。

(3)在半导体存储器中,RAM指的是__________,它可读可写,但断电后信息一般会__________;而ROM指的是__________,正常工作时只能从中__________信息,但断电后信息__________。

(4)存储结构为8K×8位的EPROM芯片2764,共有__________个数据引脚、__________个地址引脚。用它组成64KB的ROM存储区共需__________片芯片。

.