由上面的公式可知，此种耦合方式的直流功耗比较大，如果对功耗有要求时，可以用(b)所示电路。计算如下：
LVPECL交流耦合另外有两种改进结构，一种是在信号通路上串接一个电阻，从而可以增大负载阻抗使之接近50ohm；另一种方式是在直流偏置通道上串接电感，以减小该偏置通道影响交流阻抗。
LVPECL信号原理
LVPECL即Low Voltage Positive Emitter-Couple Logic，也就是低压正发射极耦合逻辑，使用3.3V或2.5V电源，LVPECL是由PECL演变而来的，PECL即 Positive Emitter-Couple Logic，也就是正发射极耦合逻辑的意思，使用5.0V电源，而PECL是由ECL演变而来的，ECL即Emitter-Couple Logic，也就是发射极耦合逻辑，ECL有两个供电电压VCC和VEE。当VEE接地时，VCC接正电压时，这时的逻辑称为PECL；当当VCC接地时，VEE接负电压时，这时的逻辑成为NECL，VEE一般接-5.2V电源；一般狭义的ECL就是指NECL。 ECL分类：
ECL/PECL/LVPECL逻辑的优点：
1. 输出阻抗低(6~8ohm)，输出阻抗高(可以看作无穷大)，所以驱动能力特别强，它可以驱
动50~130ohm特征阻抗的传输线而交流特性并没有明显的改变。由于驱动能力强，所以支持更远距离的传输，所以背板走线或长线缆传输基本上都使用ECL逻辑。
2. ECL器件对电压和温度的变化不如TTL和CMOS器件敏感，ECL时钟驱动器产生的
各路时钟的并发性更好，skew更小。
3. 相对于同为差分信号的LVDS，ECL支持的速率更高，受工艺的限制，LVDS的逻辑
很少有高于1.5GHz的应用，而ECL可以应用高于10GHz的场合，可以说，高于5GHz的场合，基本上是ECL和CML的天下。在所有的数字电路中，ECL的工作速度最高，其延时小于1ns，在中小规模集成电路，高速，超高速数字系统和设备中应用
4. 对传输线阻抗的适应范围更宽。LVDS属于电流型驱动，其终端的100ohm匹配电阻兼
有产生电压的功能。因此，为了不改变信号的摆幅，终端电阻的阻值必须取100ohm，为了保证较好的信号完整性，LVDS的传输线阻抗也必须精确控制在50ohm，否则容易产生反射等SI问题。
ECL/PECL/LVPECL逻辑的缺点：
跟它的优点一样，ECL的缺点也很明显，那就是功耗大，噪声容限小，抗干扰能力弱。ECL电路的逻辑摆幅只有0.8V，直流噪声容限只有200mV。可以说，ECL的高速性能是用高功耗、低噪声容限为代价换来的。
PECL的标准输出负载是50ohm至VCC-2V的电平上，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V，OUT+与OUT-的输出电流为14mA。
PECL的输出电路结构：
PECL的输入是一个具有高输入阻抗的差分对，该差分对的共模电压需要偏置到
VCC-1.3V，这样允许的输入信号电平动态最大。有的芯片在内部已经集成了偏置电路，使用时直接连接即可，有的芯片没有加，使用时需要在芯片外部加直流偏置。
PECL的输入电路结构：
PECL的逻辑电平指标：
LVDS信号原理
LVDS即Low Voltage Differential Signaling的缩写，是当今流行最广泛的低压差分信号之一，它具有功耗低、抗扰性好，最新的LVDS标准能够实现3Gbps以上的数据速率。LVDS信号的摆幅只有350mV。3.3V LVDS线驱动器的输入电平对于逻辑0为0.0VDC到0.8VDC、对于逻辑1为2.0VDC到3.0VDC。0.8VDC和2.0VDC之间的输入电平公平定义，这意味着驱动的开关转换阈值电平也未定义。
LVDS驱动器中含有一个3.5mA的电流源，接收端的输入阻抗很高，所以，整个电路电流全部流过100Ω垮接电阻，于是在垮接电阻上产生了350mV的电压。改变电流的方向即可在垮接电阻上产生相反方向的电压，以这种方式来产生逻辑1和0。
LVDS的优点：
1. 由于LVDS的电流源始终导通，此特性可以消除开关噪声带来的尖峰和大电流晶体管
不断开合造成的EMI干扰。
2. 差分线的间距很短，受到的干扰一样，所以在接收端进行差模运算后，干扰正好抵消。 3. LVDS差分线中传输的电流相同，方向相反，产生的EMI很低。
CML与CML信号的连接：
CML到CML之间的连接分为两种情况，当收发两端的器件使用相同的电源时，CML到CML可以采用直流耦合方式，这时不需要加任何器件；当收发两端器件采用不同电源时，一般要考虑交流耦合，注意这时选用的耦合电容要足够大，以避免在较长连0或连1情况出现时，接收端差分电压变小。 直流耦合：
交流耦合：
LVDS到LVDS信号的连接：
因为LVDS的输入与输出都是内部匹配的，所以LVDS间的连接可以直接连接。
CML与LVDS的连接：
一般情况下，实际应用中没有CML和LVDS进行互联的情况，因为LVDS通常用作并联数据的传输，数据速率为155MHz，622MHz，或1.25GHz，而CML常用来做串行数据的传输，传输速率为2.5GHz或10GHz。作为特殊情况，下面给出他们互联的解决方案。
LVDS到CML的连接：
CML到LVDS的连接：
LVPECL与CML的连接有直流和交流两种耦合方式。 交流耦合方式：
在LVPECL的两个输出端各加一个到地的偏置电阻，电阻值选取范围可以从142ohm到200ohm。如果LVPECL的输出信号摆幅大于CML的接收范围，可以在信号通道上串接一个25ohm的电阻，这时CML输入端的电压摆幅变为原来的0.67倍。交流耦合方式如下图所示：