数电第二章习题 下载本文

第二章

一、选择题

1.下列表达式中不存在竞争冒险的有 CD 。

A.Y=B+AB B.Y=AB+BC C.Y=ABC+AB D.Y=(A+B)AD

2.若在编码器中有50个编码对象,则要求输出二进制代码位数为B 位。 A.5 B.6 C.10 D.50

3.一个16选一的数据选择器,其地址输入(选择控制输入)端有 C 个。 A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 D 。

A.F?BC?AC?AB B.F?AC?BC?AB C.F?AC?BC?AB?AB

D.F?BC?AC?AB?BC?AB?AC E.F?BC?AC?AB?AB 5.函数F?AC?AB?BC,当变量的取值为 ACD 时,将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1,C=0 D.A=0,B=0

6.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻

辑表达式为Y= A 。

A.A1A0X0?A1A0X1?A1A0X2?A1A0X3 B.A1A0X0 C.A1A0X1 D.A1A0X3

7.一个8选一数据选择器的数据输入端有 E 个。 A.1 B.2 C.3 D.4 E.8 8.在下列逻辑电路中,不是组合逻辑电路的有 D 。 A.译码器 B.编码器 C.全加器 D.寄存器 9.八路数据分配器,其地址输入端有 C 个。

A.1 B.2 C.3 D.4 E.8 10.组合逻辑电路消除竞争冒险的方法有 AB 。

A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰11.101键盘的编码器输出 C 位二进制代码。 A.2 B.6 C.7 D.8

12.用三线-八线译码器74LS138实现原码输出的8路数据分配器,应 ABC 。

A.STA=1,STB=D,STC=0 B. STA=1,STB=D,STC=D C.STA=1,STB=0,STC=D D. STA=D,STB=0,STC=0

13.以下电路中,加以适当辅助门电路, AB 适于实现单输出组合逻辑电路。

A.二进制译码器 B.数据选择器 C.数值比较器 D.七段显示译码器

14.用四选一数据选择器实现函数Y=A1A0?A1A0,应使 A 。 A.D0=D2=0,D1=D3=1 B.D0=D2=1,D1=D3=0 C.D0=D1=0,D2=D3=1 D.D0=D1=1,D2=D3=0

15.用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=A2?A2A1,应 B 。

A.用与非门,Y=Y0Y1Y4Y5Y6Y7 B.用与门,Y=Y2Y3

C.用或门,Y=Y2?Y3 D.用或门,Y=Y

0?Y1?Y4?Y5?Y6?Y716.编码电路和译码电路中,( B

)电路的输入是二进制代码

A.编码 B.译码 C.编码和译码 17.组合逻辑电路输出状态的改变( A )

A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关

C.与A、B皆有关

18.16位输入的二进制编码器,其输出端有( C )位 A. 256 B. 128 C. 4 D. 3 19.对于四位二进制译码器,其相应的输出端共有( B )

A.4个

B. 16个

C. 8个 D. 10个

20.在下列逻辑电路中,不是组合逻辑电路的有(

D

)

A.译码器 B.编码器 C.全加器 D.寄存器

22.对于输出低电平有效的2—4线译码器来说要实现,Y=A?B?AB?的功能,应外加( D A.或门 B.与门 C.或非门 D.与非门 23.两片8-3线优先编码器(74148)可扩展成( A )线优先编码器。 A. 16-4 B. 10-5 C. 16-8 D. 10-8 24.两片3-8线译码器(74138)可扩展成( A )线译码器。 A. 4-16 B. 5-10 C. 8-16 D.8-10

25.3线-8线译码器74LS138处于译码状态时,当输入A2A1A0=001时,输出

Y7?~Y0?=( C )

A.11101111 B.10111111 C.11111101

D.11110011 26.对于三位二进制译码器,其相应的输出端共有( C

)

A.4个

B. 16个

C. 8个 D. 10个

27.3线-8线译码器74LS138处于译码状态时,当输入A2A1A0=110时,输出

Y7?~Y0?=( B )

A.11011111

B.10111111

C.11111101

D.11110011

) 28.具有3条地址输入线的选择器含(B )条数据输入线。 A.4

B.8

C.12

D.16

29.八选一数据选择器74LS151的地址线为011时,输出Y=( C ) A.0

B.1

C. D3 D. D5

30.1位半加器的输入和输出分别为(B ) A. A,B,CI和S,CO

B. A,B和S

C. A,B和S,CO

31.半加器的求和的逻辑关系是(D )

A.与非 B.或非 C.与或非 32.优先编码器74LS148输入为

,时,输出

D.异或

。当使能输入

,输出为 应为( A )

A.001 B.010 C.110 D.011

33.在下列逻辑电路中,不是组合逻辑电路的有( C ) A.译码器

B.数据选择器

C.计数器

D.数值比较器

34. 能起到多路开关作用的是( C )

A.编码器 B.译码器 C.数据选择器 D.数值比较器

35. 能实现对一系列高低电平编成对应的二值代码的器件是(A ) A.编码器 B.译码器 C.加法器 D.数据选择器

36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是( B ) A.编码器 B.译码器 C.数据选择器 D.数值比较器

38. 用3-8译码器设计的组合逻辑函数变量最大数为( B )

A.2 B.3 C.4 D.5

39. 用8选1数据选择器可设计的组合逻辑函数变量最大数为( C )

A.2 B.3 C.4 D.5

40. 用4片74148可扩展成的编码器是( D )

A.8线-3线 B.16线-4线 C.24线-5线 D.32线-5线 41. 用4片74138可扩展成的译码器是( D )

A.3线-8线 B.4线-16线 C.5线-24线 D.5线-32线

42. 编码电路和译码电路中,( A

)电路的输出是二进制代码。

A. 编码 B. 译码 C. 编码和译码

43. ( B )是构成组合逻辑电路的基本单元。

A. 触发器 B. 门电路 C. 门电路和触发器

44. 下列说法错误的是( C )。

A. 74HC148的输入和输出均以低电平作为有效信号。

B. 74HC138的输出以低电平作为有效信号。 C. 7448的输出以低电平为有效信号。

45. 对于3位二进制译码器,其相应的输出端共有( B )个。

A. 3 B. 8 C. 6 D. 10

47. 两个1位二进制数A和B相比较,可以用( A )作为A > B的输出信号Y(A>B)。

A. AB? B. A?B C. A?B D. (A?B)?

48. 两个1位二进制数A和B相比较,可以用( B )作为A < B的输出信号Y(A

A. AB? B. A?B C. A?B D. (A?B)?

49. 两个1位二进制数A和B相比较,可以用( D )作为A = B的输出信号Y(A=B)。

A. AB? B. A?B C. A?B D. (A?B)?

50. 一个4选1数据选择器的地址端有( D )个。

A. 8 B. 1 C. 3 D. 2

?的低电平输出信号表示( A )51. 在8线-3线优先编码器74HC148中,扩展端YEX。

A. “电路工作,但无编码输入” B. “电路工作,而且有编码输入”

52.8线—3线优先编码器的输入为I0—I7 ,当优先级别最高的I7有效时,其输出Y2?Y1?Y0的值是(C )。

A.111 B. 010 C. 000 D. 101

54.已知74LS138译码器的输入三个使能端(E1=1, E2A = E2B=0)时,地址码A2A1A0=011,则输出 Y7 ~Y0是( C ) 。

A. 11111101 B. 10111111 C. 11110111 D. 11111111 56、半加器和的输出端与输入端的逻辑关系是 (D ) A、 与非 B、或非 C、 与或非 D、异或

57、 TTL 集成电路 74LS138 是3 / 8线译码器,译码器为输出低电平有效,若输入为

A 2 A 1 A 0 =101 时,输出:

A . 00100000 B. 11011111 C.11110111 D. 00000100 58、属于组合逻辑电路的部件是(A )。

为(B )。

A、编码器 B、寄存器 C、触发器 D、计数器 59.以下错误的是(B)

a.数字比较器可以比较数字大小

b.实现两个一位二进制数相加的电路叫全加器

c.实现两个一位二进制数和来自低位的进位相加的电路叫全加器