计算机组成原理课后习题答案(第五版-白中英)

计算机组成原理 第五版 习题答案

10. (1)将 C,D 两个暂存器直接接到 ALU 的 A,B 两个输入端上。与此同时,除 C,D 外,

其余 7 个寄存器都双向接到单总线上。移位器 IR R0 MDRALU +1 PC R A B +1 M 1 C R2 D R3 MAR (2)

取指 M?>MDR?>IR,PC+1 R1测试?>MDR 取源操作数 取目的操作数 加 M?>MDR?>C 存回 R2?>MDR M?>MDR?>D 修改 C+D?>MDR 送回继指令地址 11. (1)假设判别测试字段中每一位作为一个判别标志,那么由于有 MDR?>M,R4 位。下地址字段为2?>D 4 个转移条件,故该字段 为 =35 位。 9 位,因为控存容量为 512 单元。微命令字段则是(48-4-9) D+1?>R2 (2)对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地 址字,P 字段即为判别测试字段,控制字段即为微命令字段,后两部分组成微指令寄PC?>MAR

存器。地址转移逻辑的输入是指令寄存器的 OP 码、各种状态条件以及判别测试字段 所给的判别标志(某一位为 1),其输出修改微地址寄存器的适当位数,从而实现微

程序的分支转移。就是说,此处微指令的后继地址采用断定方式。

24

计算机组成原理 第五版 习题答案

指令寄存器IR OP

状态条件

地址译码 微地址寄存器 地址转移

控制存储器

逻辑 微命令信号

P字段 控制字段 12. (1) 流水 线的操 作周 期应按 各步 操作的 最大 时间来 考虑 ,即流 水线 时钟周 期性

????max{??i } ??100ns

(2)遇到数据相关时,就停顿第 2 条指令的执行,直到前面指令的结果已经产生,因此至

少需要延迟 2 个时钟周期。

(3)如果在硬件设计上加以改进,如采用专用通路技术,就可使流水线不发生停顿。13. (1)

空间S

1 2 3 4 5 15 16 17 18 19 20

WB 1 2 3 4 5 20

MEM EX 1 2

3 4 5

20

ID 1 2 3 4 5 … 20IF 1 2 3 4 5 20 1 2 3 4 5 20 时间T

0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t19 t20 (2) H ??

n 20 (K ??n ??1)??? (5 ??20 ??1) *100 *10?9??8.33 *106 条 / 秒 (3) S ??

Ts

n?K 20 * 5 Tp ? (K ??n ??1)

??? 20 ??5 ??1??4.17

14.

I1

I非 2

流 空间I1 I2 水 S

I1 I2 线 I1

I2

WB 时间T 间

EX ID IF 1 2 3 4 5 6 7 8 图空间S WB I流 1 I2 I3 I4 I5 水EX I4 I5 线 ID 1 I2 II3 I1 I2 I3 I4 I5 时

IF II1 2 I3 I4 I5 时间T

间 图

1 2 3 4 5 6 7 8

如上两图所示,执行相同的指令,在 8 个单位时间内,流水计算机完成 5 条指令,而非

25

计算机组成原理 第五版 习题答案

流水计算机只完成 2 条,显然,流水计算机比非流水计算机有更高的吞吐量。 15. 证:设 n 条指令,K 级流水,每次流水时间

τ 则用流水实现 Tp = Kτ+(n?1) τ

Hp ???n Tp

非流水实现 Ts = Kτn

Hs ???n Ts

n

Hp Kn? Kn K Hs ??Tp Ts n ??Tp ?

K????(n -1)???K ??n ??1 ? Ts K ??1

n??1n->∞时, Hp ??????

n=1 时, Hp

Hs ??1 , 则可见 n>1 时 Ts>Tp,故流水线有更高吞吐量 Hs

16.(1)写后读 RAW (2)读后写 WAR (3)写后写 WAW 17.(1) 译码段 执行段 写回段 I1 I2 I2 I1 I3 I4 I2 I1 I5 I6 I2 I4 I3 I6 I5 I4 I3 I2 I6 I3 I6 I 3 I4 I5 I6 加法器 乘法器 (2) 取/存 D

E

W IF D E E W1 I2 F I3 F D E E E W I4 F D E E WI5 F D E WI6 F D E E W

26

计算机组成原理 第五版 习题答案

第六章

1. 单总线结构:它是一组总线连接整个计算机系统的各大功能部件,各大部件之间的所有 的信息传送都通过这组总线。其结构如图所示。单总线的优点是允许 I/O 设备之间或 I/O 设备与内存之间直接交换信息,只需 CPU 分配总线使用权,不需要 CPU 干预信息的交换。 所以总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在 一组总线上,所以总线的负载很重,可能使其吞量达到饱和甚至不能胜任的程度。故多为 小型机和微型机采用。

系统总线CPU

内存

设备接 口

… 设备接

多总线结构: 多总线系统结构是通过桥,CPU 总线,系统总线和高速总线彼此相连,各 大部件的信息传送不是只通过系统总线;体现了高速,中速,低速设备连接到不同的总线 上同时进行工作,以提高总线的效率和吞吐量,而且处理器结构的变化不影响高速总线。 2. (1)简化了硬件的设计。从硬件的角度看,面向总线是由总线接口代替了专门的 I/O 接口,

由总线规范给出了传输线和信号的规定,并对存储器、I/O 设备和 CPU 如何挂在总线上 都作了具体的规定,所以,面向总线的微型计算机设计只要按照这些规定制作 CPU 插 件、存储器插件以及 I/O 插件等,将它们连入总线即可工作,而不必考虑总线的详细操 作。

(2)简化了系统结构。整个系统结构清晰,连线少,底板连线可以印刷化。 (3)系统扩充性好。一是规模扩充,二是功能扩充。规模扩充仅仅需要多插一些同类型的 插件;功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严 格的限制。这就使系统扩充既简单又快速可靠,而且也便于查错。 (4)系统更新性能好。因为 CPU、存储器、I/O 接口等都是按总线规约挂到总线上的,因而 只要总线设计恰当,可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件, 新的插件插到底板上对系统进行更新,而这种更新只需更新需要更新的插件,其他插件

27

联系客服:779662525#qq.com(#替换为@)