数字电子技术第5章习题解答

第5章习题解答

5-1.为什么基本RS触发器的输入信号需要遵守SD’+RD’=1的约束条件?

解:基本RS触发器的输入信号同时为0时,触发器输出端Q=Q’=1,这时我们称为11态。但是,若SD’和RD’同时无效回到1后,基本RS触发器的输出状态将由两个与非门的传输延迟时间决定,即输出状态将无法确定。因此,此状态称为不定状态,使用时应避免这种情况发生。

5-2.试问电平触发的SR触发器和基本RS触发器在电路结构和动作特点上有哪些不同? 解:电平触发的SR触发器电路结构中有时钟信号,输入端是在时钟信号的控制下对触发器作用,只有当时钟信号在有效状态下,输入信号才能使触发器接收信号建立状态,而基本RS触发器电路结构中没有时钟信号,输入信号直接对触发器作用。

5-3.试问电平触发方式的触发器能构成具有翻转功能的触发器吗?为什么?

解:不能。电平触发方式的触发器,在整个电平有效期间内,均可以接收信号建立状态,因此,若构成具有翻转功能的触发器,将会在整个电平有效期间内不断地接收信号实现翻转,会出现空翻现象。

5-4.已知基本RS触发器电路中,输入信号端RD’和SD’的电压波形如图5-1所示,试画出图示电路的输出端Q和Q’端的电压波形。

QG1Q’G2SD’SD’RD’RD’

图5-1 解:(1)标出所有输入信号变化的边沿,在每一段内根据基本RS触发器的输入输出画出Q和Q’端波形;

(2)输入端RD’=0,SD’=1,Q=0,Q’=1;随后RD’=SD’=0,触发器输出为11态;

(3)输入端RD’=1,SD’=0,Q=1,Q’=0;随后RD’=0,SD’=1,Q=0,Q’=1;在RD’=SD’=1,触发器输出保持不变; (4)输入端RD’=1,SD’=0,Q=1,Q’=0;随后RD’=SD’=0,触发器输出为11态;最后RD’=0,SD’=1,Q=0,Q’=1。

SD’RD’QQ’

图5-2

5-5 图5-3所示电路为一个防抖动输出的开关电路。当拨动开关S时,由于开关触点接通瞬间发生震颤,SD’和RD’的电压波形如图所示,试画出Q、Q’端对应的电压波形。

VCCRSRSD’1SRD’1R

SD’QQ’

图5-3

RD’解:

SD’RD’Q

图5-4

5-6. 已知电平触发的SR触发器,若CLK、S、R的电压波形如图5-5所示,试画出Q和Q’端波形。设触发器的初始状态为Q=0。

CLKSCLKR1SC11RQQ’SR

解:高电平触发的SR触发器,在整个高电平期间接收信号建立状态,标出高电平的边沿。 (1)触发器初始状态为0。第1个高电平期间,S=1,R=0,Q=1,Q’=0。 (2)第2个高电平期间,S=0,R=1,Q=0,Q’=1。 (3)第3个高电平期间,S=1,R=0,Q=1,Q’=0。

(4)第4个高电平期间,S=1,R=1,输出为11态,随后,S=0,R=1,Q=0,Q’=1。

(5)第5个高电平期间,S=0,R=0,输出保持;随后,S=1,R=0,Q=1,Q’=0;接着,S=0,R=0,输出保持;最后,S=0,R=1,Q=0,Q’=1。

图5-5

CLKSRQQ’

图5-6

5-7 已知电平触发的D触发器,若CLK、D的电压波形如图5-7所示,试画出Q和Q’端对应的电压波形。设触发器的初始状态为Q=0。

DCLK1DC1QQ’CLKD

图5-7

解:触发器为下降沿触发,标出每个时钟信号的下降沿。触发器初始状态为0。 (1)第1个下降沿,D=1,Q=1,Q’=0。 (2)第2个下降沿,D=0,Q=0,Q’=1。 (3)第3个下降沿,D=1,Q=1,Q’=0。 (4)第4个下降沿,D=1,Q=1,Q’=0。 (5)第5个下降沿,D=0,Q=0,Q’=1。

CLKDQQ’

图5-8

5-8 如图5-9所示电路中各触发器的初始状态皆为Q=0,试画出在CLK信号连续作用下,各触发器输出端的电压波形。

JCLKK1JC11KQ10CLK1JC11KQ211TC1CLKQ3

CLK1JC11KQ4CLK1JC11KQ5CLK1JC11KQ61

1JQ7CLK1SC1Q811DQ9CLKC111K1DQ10CLKC1 11JQCLKC1131K 解:

1R1DQ11CLKC1 01JQC114CLK1K图5-9

CLKC1

1TQ12CLKC1

1JQCLKC11501K

联系客服:779662525#qq.com(#替换为@)