数字逻辑第一次实验报告-模板n

《数字电路与逻辑设计》实验报告

图1-2 一位二进制半加器

(2)一位二进制全加器的设计方案

全加器是一个能对两个一位二进制数及来自低位的“进位”进行相加,

产生本位“和”及向高位“进位”的逻辑电路。由此可知,该电路有3个输入变量,2个输出函数。设被加数、加数及来自低位的“进位”分别用 、 及 表示,相加产生的“和”及“进位”用 和 表示。根据二进制加法运算法则可列出全加器的真值表,如表2所示。

表2 全加器真值表

经化简后的输出函数表达式为:

其逻辑电路图如下图所示:

5 / 32

《数字电路与逻辑设计》实验报告

图1-3 一位二进制全加器

(3)串行进位的四位二进制并行加法器的设计方案

利用(2)中的逻辑电路实现串行进位的四位二进制加法器,其高位的“和”依赖与来自低位的进位输入。逻辑电路如下图所示:

图1-4串行进位的四位二进制并行加法器

(4)先行进位的四位二进制并行加法器的设计方案

定义 为进位产生函数,定义 为进位传递函数。将 和 代入全加器的“和”及“进位”输出表达式,可得到:

四位二进制并行加法器各位的进位输出函数表达式分别为:

6 / 32

《数字电路与逻辑设计》实验报告

其逻辑电路图如下图所示:

图1-5先行进位的四位二进制并行加法器

(5)封装先行进位的四位二进制并行加法器电路

对“第4步”完成的电路进行封装,然后对它设计的正确性进行验证。

7 / 32

《数字电路与逻辑设计》实验报告

图1-6 封装后的元件

验证:

(1)当输入A=0001,B=0010,C0 =0时,输出应为S=0011, =0 电路图仿真结果如下:

图1-7 仿真结果

8 / 32

联系客服:779662525#qq.com(#替换为@)