Verilog数字电路设计
实验报告
院系：电子信息工程学院 学号:XXXXXXXXX 姓名：XX 教师：XX
2016年5月
1
目录
练习一简单的组合逻辑设计 ........................................................................................................... 4
实验目的： ....................................................................................................................... 4 实验原理： ....................................................................................................................... 4 实验内容： ....................................................................................................................... 4 实验代码： ....................................................................................................................... 4 实验仿真： ....................................................................................................................... 5
练习二简单分频时序逻辑电路的设计 ........................................................................................... 6
实验目的： ....................................................................................................................... 6 实验原理： ....................................................................................................................... 6 实验内容： ....................................................................................................................... 6 实验代码： ....................................................................................................................... 6 实验仿真： ....................................................................................................................... 7
练习三利用条件语句实现计数分频时序电路 ............................................................................... 8
实验目的： ....................................................................................................................... 8 实验原理： ....................................................................................................................... 8 实验内容： ....................................................................................................................... 8 实验代码： ....................................................................................................................... 8 实验仿真： ....................................................................................................................... 9
练习四阻塞赋值与非阻塞赋值的区别 ......................................................................................... 10
实验目的： ..................................................................................................................... 10 实验原理： ..................................................................................................................... 10 实验内容： ..................................................................................................................... 10 实验代码： ..................................................................................................................... 10 实验仿真： ..................................................................................................................... 12
练习五用always块实现较复杂的组合逻辑电路 ........................................................................ 13
实验目的： ..................................................................................................................... 13 实验原理： ..................................................................................................................... 13 实验内容： ..................................................................................................................... 13 实验代码： ..................................................................................................................... 14 实验仿真： ..................................................................................................................... 15
练习六在Verilog HDL中使用函数 ................................................................................................ 16
实验目的： ..................................................................................................................... 16 实验原理： ..................................................................................................................... 16 实验内容： ..................................................................................................................... 16 实验代码： ..................................................................................................................... 16 实验仿真: ........................................................................................................................ 19
练习七在Verilog HDL中使用任务（task） ................................................................................. 20
实验目的： ..................................................................................................................... 20 实验原理： ..................................................................................................................... 20 实验内容： ..................................................................................................................... 20 实验代码： ..................................................................................................................... 20 实验仿真： ..................................................................................................................... 24
2
练习八利用有限状态机进行时序逻辑的设计 ............................................................................. 25
实验目的： ..................................................................................................................... 25 实验原理： ..................................................................................................................... 25 实验内容： ..................................................................................................................... 25 实验代码： ..................................................................................................................... 25 实验仿真： ..................................................................................................................... 27
综合实验4 数字去噪器设计 ........................................................................................................ 28
实验原理： ..................................................................................................................... 28 实验内容： ..................................................................................................................... 28 实验代码： ..................................................................................................................... 28 实验仿真： ..................................................................................................................... 30
3
练习一简单的组合逻辑设计
实验目的：
（1）掌握基本组合逻辑电路的实现方法
（2）初步了解两种基本组合逻辑电路的生成方法 （3）学习测试模块的编写
（4）通过综合和布局布线了解不同层次仿真的物理意义
实验原理：
实验代码提供的是一个可综合的数据比较器。从语句中可以看出是比较数据a,b的结果，结果相同输出1，否则输出0.测试模块用于检测模块设计是否正确，给出输入信号，观察模块的内部信号和输出信号以确定设计是否正确。综合就是把compare.v文件送到synplify或其他综合器进行处理，启动综合器编译。布局布线就是把综合后的另一种文件（EDIF），在布线工具控制下进行处理，启动布局布线的编译。
实验内容：
比较两个字节的大小，若a[7:0]大于b[7:0]，则输出高电平，否则输出低电平。
实验代码：
module compare(out,a,b); input[7:0] a,b; output out; reg out; always @ (a or b) if(a > b) out= 1; else out= 0; endmodule
`timescale 1ns/1ns module one; reg[7:0] a, b; wire out; initial
4